在PCB設(shè)計(jì)中要注意哪些要點(diǎn)？

PCB設(shè)計(jì)在整個(gè)電路板中非常重要，它決定著整個(gè)線(xiàn)路板的基礎(chǔ)。博運(yùn)發(fā)總結(jié)了在PCB設(shè)計(jì)中一些需要注意的要點(diǎn)，以供參考。 

1、選擇PCB板材 

選擇PCB板材必須在滿(mǎn)足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高

速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損(dielect

ric loss)會(huì)對(duì)信號(hào)衰減 有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介 質(zhì)損在所設(shè)計(jì)的

頻率是否合用。 

2、避免高頻干擾 

避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_ (Crosstalk)?？捎美蟾咚傩盘?hào)和模擬信號(hào)之

間的距離，或加ground guard/shunt traces 在模擬信號(hào)旁邊,還要注意數(shù)字地對(duì)模擬地的噪聲干擾。 

3、解決信號(hào)的完整性問(wèn)題 

信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗 (output impedance)，走線(xiàn)的特性阻

抗，負(fù)載端的特性，走線(xiàn)的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線(xiàn)的拓樸。 

4、實(shí)現(xiàn)差分布線(xiàn)方式 

差分對(duì)的布線(xiàn)有兩點(diǎn)要注意，一是兩條線(xiàn)的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線(xiàn)的間距(此間距 由差分阻抗決定)要一直保持不變，也

就是要保持平行。平行的方式有兩種，一為兩條線(xiàn)走 在同一走線(xiàn)層(side-by-side)，一為兩條線(xiàn)走在上下相鄰兩層(over-under)。

一般以前者 side-by-side實(shí)現(xiàn)的方式較多。 

5、在只有一個(gè)輸出端的時(shí)鐘信號(hào)線(xiàn)情況下，實(shí)現(xiàn)差分布線(xiàn) 

要用差分布線(xiàn)一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí) 鐘信號(hào)是無(wú)法使用差分布線(xiàn)的。 

6、接收端差分線(xiàn)對(duì)間的匹配電阻 

接收端差分線(xiàn)對(duì)間的匹配電阻通常會(huì)加，其值應(yīng)等于差分阻抗的值。這樣信號(hào)品質(zhì)會(huì)好些。 

7、差分對(duì)的布線(xiàn)要靠近且平行 

對(duì)差分對(duì)的布線(xiàn)方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分 阻抗(differential impedance)的值，

此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線(xiàn)忽遠(yuǎn)忽近，差分阻抗就會(huì)不一致，就會(huì)影響

信號(hào)完整性 (signal integrity)及時(shí)間延遲(timing delay)。